Guide de compatibilité des capteurs de caméra RK3576 : ce qu’il faut vérifier avant la conception matérielle

Pour la sélection des capteurs de caméra et la conception matérielle sur la plateforme RK3576, plusieurs points critiques doivent être définis avant le début de la réalisation du schéma. Ces décisions influencent directement les performances d’imagerie et la faisabilité de la conception matérielle.

Contraintes liées au CSI/PHY et à l’ISP du RK3576

L’architecture de l’interface caméra du RK3576 est souple, mais sa configuration doit être planifiée dès le départ en fonction des exigences du projet.

Prise en charge des interfaces : Le SoC prend en charge à la fois les interfaces caméra MIPI CSI-2 et DVP, la première offrant l’avantage principal pour les conceptions actuelles.

Le RK3576 intègre une interface C/D-PHY pouvant comporter jusqu’à quatre voies, ainsi que deux interfaces D-PHY. Les ressources PHY disponibles peuvent être configurées soit comme deux ports D-PHY à quatre voies, soit comme quatre ports D-PHY à deux voies. Cela permet des conceptions multi-caméra, y compris les systèmes multi-vues couramment utilisés dans les applications de sécurité et de robotique.

Remarques :

• Pour une conception à plusieurs caméras, attribuez dès le début les ressources PHY et les voies (lanes). Un capteur unique ne peut pas s’étendre sur deux PHY.
• Un port CSI RK3576 est configurable en mode C-PHY ou D-PHY. En mode D-PHY, il prend en charge jusqu’à 4,5 Gbps par voie ; en mode C-PHY, il prend en charge jusqu’à 2,5 Gsps par trio. Les autres voies D-PHY prennent en charge jusqu’à 2,5 Gbps par voie. Une conception matérielle réaliste doit prévoir environ 20 % de bande passante en réserve. Lorsque le débit de données effectif approche ou dépasse la limite de l’interface, les trames corrompues, les trames perdues et autres anomalies d’image deviennent plus probables.
• Le SoC prend également en charge une interface caméra DVP parallèle destinée aux capteurs anciens et à faible résolution. Comme les fonctions DVP et MIPI partagent certaines broches, l’affectation des broches doit être finalisée suffisamment tôt pour éviter tout conflit de ressources.

Spécifications du processeur d’images (ISP) RK3576 et limites de traitement

• Le RK3576 intègre un seul moteur ISP matériel prenant en charge le traitement d’images jusqu’à 16 mégapixels et une plage dynamique HDR allant jusqu’à 120 dB. Dans un système multi-caméra, toutefois, acheminer plusieurs flux bruts (RAW) via l’ISP signifie que la résolution combinée et le taux de trames effectif sont limités à la fois par la capacité de l’ISP et par la bande passante de réception MIPI CSI-2. Si les capteurs émettent directement du YUV et contournent l’ISP, les contraintes principales deviennent alors la bande passante de l’interface MIPI et la bande passante mémoire.

Exemple de configuration multi-caméra : 1 × 8 MP (4K à 30 ips) + 2 × 2 MP (1080p à 30 ips).

• Les applications multi-caméra nécessitent également une décision précoce concernant la synchronisation des images. La capture multi-vue et la mesure stéréoscopique peuvent exiger une synchronisation matérielle VSYNC. Vérifiez si la synchronisation matérielle sera activée et si le SoC dispose d’un nombre suffisant de broches de déclenchement externes pour le nombre de caméras prévu.

Liste de vérification pour la sélection des capteurs

• Interface et mode de sortie : confirmez l’utilisation de MIPI CSI-2 ou de DVP, ainsi que le nombre de voies MIPI (1, 2 ou 4 voies).
• Format des données : Sur la plateforme RK3576, l’entrée VICAP prend en charge les formats RAW, RGB888 et certains formats YUV. Le processeur d’image intégré (ISP) traite les données RAW et les convertit en YUV pour le pipeline aval. Les flux RGB et YUV capturés directement ne passent pas par l’ISP.
• Résolution et fréquence d’images : Vérifiez les exigences de chaque capteur individuel, puis validez le mode de fonctionnement combiné lorsque plusieurs caméras fonctionnent simultanément. La charge de travail totale doit rester dans la limite de traitement en temps réel de l’ISP.
• Compatibilité des rails d’alimentation : un capteur typique utilise trois sources d’alimentation : AVDD pour les circuits analogiques, DVDD pour le cœur numérique et DOVDD pour le niveau de tension des entrées/sorties. Le PHY MIPI RK3576 utilise une alimentation fixe de 1,8 V ; par conséquent, un capteur avec DOVDD à 1,8 V est généralement privilégié. Si le niveau DOVDD du capteur ne correspond pas au niveau d’entrée/sortie I2C de l’hôte, un convertisseur de niveau peut être ajouté au bus de commande à faible vitesse. Ne placez jamais de convertisseur de niveau externe sur les signaux différentiels MIPI haute vitesse. Le matériel doit respecter la séquence de mise sous tension et de mise hors tension spécifiée par le fabricant du capteur. L’initialisation logicielle dépend de cette séquence ; un chronométrage incorrect peut empêcher l’initialisation du capteur ou la génération d’une image. Le courant crête sur AVDD, DVDD et DOVDD doit également être calculé afin que chaque régulateur intégré (LDO) embarqué dispose d’une capacité suffisante et d’une marge de conception adéquate.
• Bus de contrôle : Confirmez l’adresse I2C du capteur. Pour un système multi-caméra, planifiez la gestion des adresses en double, soit en modifiant les adresses dans le logiciel là où cela est pris en charge, soit en utilisant un commutateur I2C externe.
• Entrée d’horloge : Le RK3576 fournit plusieurs sorties MCLK de capteur indépendamment configurables. Chaque horloge est générée à partir d’une source d’horloge interne du SoC et acheminée vers le capteur via une GPIO multiplexée ; chaque sortie peut être activée et configurée séparément. La plage typique configurable par logiciel pour une MCLK va de 6 à 48 MHz. Si un capteur nécessite une horloge en dehors de cette plage, utilisez un oscillateur externe dédié. Les conceptions multi-caméra doivent également être vérifiées afin de détecter d’éventuels conflits liés au multiplexage des broches.
• Conception de l’alimentation et de la gestion thermique : Les capteurs haute résolution et haute fréquence d’images consomment davantage d’énergie. Évaluez la charge électrique au niveau de la carte et le chemin thermique du produit avant la finalisation du matériel.
• Contrôle de l’objectif, du filtre IR-cut et de l’éclairage : vérifiez qu’un nombre suffisant de ressources GPIO est disponible pour chaque actionneur et pilote requis.
• Compatibilité du mode HDR : le RK3576 prend en charge le HDR DOL, le HDR décalé et le HDR multi-images. Avant de sélectionner un capteur, assurez-vous que son format de données HDR et ses paramètres temporels sont compatibles avec le processeur d’image (ISP) et le contrôleur vidéo (VICAP) du RK3576.

Dans la mesure du possible, commencez par un capteur déjà validé par la communauté de la plateforme ou par le fournisseur de modules. Cela peut réduire considérablement les risques liés au développement du pilote et à la mise en service.

Les capteurs que nous avons déjà intégrés comprennent les modèles Sony IMX415 (8 MP), IMX566 (8 MP), IMX678 (8 MP), IMX464 (4,1 MP) et IMX662 (2 MP), ainsi que les capteurs onsemi AR0234 (2,3 MP) et OMNIVISION OG02C1B (2 MP). Si votre projet nécessite un autre capteur d’image, contactez [email protected] pour discuter d’une intégration et d’un réglage sur mesure.

Points clés pour la conception du circuit imprimé

• Routage MIPI CSI : Contrôler l’impédance différentielle à 100 ohms ±10 %. Maintenir l’écart de longueur entre les conducteurs P et N de chaque paire différentielle inférieur à 5 mils, et maintenir l’écart entre pistes (lane-to-lane) au sein du même port CSI inférieur à 200 mils. Acheminer les signaux MIPI loin des horloges haute vitesse, des bus DDR et des pistes d’alimentation à fort courant. Ne pas les faire traverser des ruptures (splits) dans le plan de référence. Raccourcir les pistes autant que possible, de préférence en dessous de 15 cm ; plus le trajet est long, plus le débit binaire maximal fiable diminue.
• L’horloge MCLK est une horloge haute vitesse unifilaire (single-ended). Préserver un espacement suffisant par rapport aux paires différentielles MIPI et éviter les tronçons parallèles longs afin de réduire les couplages parasites (crosstalk).
• Éloigner les pistes haute vitesse MIPI des sources de bruit intenses, telles que les alimentations à découpage (switching power supplies) et les bus DDR, et assurer un blindage efficace ainsi qu’une mise à la terre adaptée là où la conception de la carte l’exige.
• Filtrage de l'alimentation : placer des condensateurs de découplage de 0,1 µF et 1 µF à proximité de chaque broche d'alimentation du capteur. Une bague ferrite peut être ajoutée sur AVDD afin d'isoler la voie analogique du bruit généré par les circuits numériques.
• Les capteurs haute résolution fonctionnant à des fréquences d'images élevées peuvent dissiper une puissance considérable. Une élévation de température peut accroître le bruit d'image et provoquer un décalage chromatique ; aussi la solution thermique doit-elle être évaluée dès la phase de conception matérielle, et non après la mise en service.
• Examen du multiplexage des broches : vérifier toutes les affectations MIPI, DVP, I2C, MCLK et GPIO afin de détecter d'éventuels conflits liés aux fonctions partagées.

Logiciel et chaîne de traitement d'image

• Accélération matérielle : le RK3576 intègre un accélérateur graphique 2D RGA destiné à des opérations telles que la conversion de format d'image (par exemple, YUV vers RGB), le redimensionnement et la rotation. L'utilisation du RGA au lieu d'un traitement basé sur le CPU permet de réduire considérablement la charge du CPU, ce qui est essentiel pour assurer un fonctionnement stable à haut débit d'images, comme 1080p à 30 ips.
• Planification du flux de données NPU : Lorsqu’un modèle d’intelligence artificielle s’exécute sur le NPU intégré de 6 TOPS du RK3576, un parcours typique comprend la capture par caméra, le traitement ISP, la conversion de format et le redimensionnement par RGA, l’inférence NPU, puis la sortie affichée. La latence à chaque étape doit être évaluée lors de la conception du système afin de garantir que le produit final respecte son objectif temps réel.

Les configurations de référence suivantes illustrent comment les interfaces caméra disponibles peuvent être allouées pour plusieurs applications courantes.